Samsung hat einen stillen, aber bedeutsamen Durchbruch geschafft: Der Konzern arbeitet an einer neuen Generation von NAND-Flash-Speicher, die von Anfang an auf radikal niedrigen Energieverbrauch ausgelegt ist und den Strombedarf im Idealfall um bis zu 96 Prozent senken soll. 
In einer Zeit, in der KI-Modelle immer größer werden, Rechenzentren ganze Städte mit Strom verspeisen und Smartphones vollgestopft mit Hintergrunddiensten sind, wirkt so ein Effizienzsprung nicht wie ein technisches Detail, sondern wie eine Voraussetzung dafür, dass die Entwicklung überhaupt weitergehen kann.
Samsung ist seit Jahren dafür bekannt, die Grenzen bei DRAM und NAND immer weiter zu verschieben – von schnellen LPDDR-Chips für High-End-Smartphones bis hin zu dichten 3D-NAND-Lösungen in SSDs. Parallel zur Vorbereitung von LPDDR6 und schnelleren UFS-Schnittstellen haben Forscher des Unternehmens aber eine andere Frage gestellt: Wie lässt sich Speicher nicht nur schneller und größer, sondern vor allem deutlich sparsamer machen, ohne die gewohnte Funktionsweise grundlegend zu ändern?
Die Antwort darauf findet sich in einer Forschungsarbeit, die in der renommierten Fachzeitschrift Nature erschienen ist. Ein Team aus 34 Wissenschaftlern beschreibt dort einen Prototypen, der auf einem ferroelektrischen Transistor basiert. Statt die Eigenheiten von Oxid-Halbleitern als Schwäche zu betrachten, nutzt Samsung eine ihrer auffälligsten Eigenschaften gezielt aus: die vergleichsweise hohe Schwellspannung. Genau diese sorgt dafür, dass Ströme unterhalb eines bestimmten Niveaus zuverlässig abgeschnitten werden können – und das ist in langen Zellketten von NAND-Flash der kritische Punkt.
Um zu verstehen, warum das so wichtig ist, lohnt ein Blick auf den Aufbau moderner 3D-NAND-Chips. Die Speicherzellen sind in sogenannten Strings seriell miteinander verbunden. Um mehr Kapazität in einen Chip zu pressen, stapeln Hersteller hunderte Schichten übereinander und verlängern diese Strings immer weiter. Je länger und komplexer diese Struktur wird, desto schwieriger ist es, Leckströme zu kontrollieren. Auch wenn eine einzelne Zelle offiziell abgeschaltet ist, kann ein kleiner Reststrom fließen. In einem Array mit Milliarden von Zellen addiert sich das zu einem spürbaren Mehrverbrauch und zusätzlicher Abwärme.
Der neue ferroelektrische Transistor setzt genau dort an. Indem er Ströme unterhalb der Schwellspannung konsequent blockiert, reduziert er die Leckströme über die gesamte Kette hinweg massiv. Die in der Studie genannten Messwerte zeigen, dass sich so dieselbe logische Funktionalität wie bei herkömmlicher NAND-Flash realisieren lässt, während der Energiebedarf um ein Vielfaches sinkt – in den besten Fällen eben um bis zu 96 Prozent.
Besonders deutlich werden die Vorteile in großen Rechenzentren, deren Speicherfarmen längst einen erheblichen Anteil am Gesamtverbrauch ausmachen. Jeder Lesevorgang und jede Schreiboperation kostet Energie und produziert Wärme, die mit Klimaanlagen und aufwendigen Kühlsystemen wieder abgeführt werden muss. Wenn die zugrunde liegenden Speicherchips deutlich weniger Strom benötigen, sinkt nicht nur die Stromrechnung, sondern auch der Aufwand für die Kühlung. Gleichzeitig verbessert sich die Umweltbilanz solcher Anlagen – ein Argument, das für Betreiber und Investoren immer wichtiger wird.
Auf der anderen Seite der Skala stehen Alltagsgeräte wie Smartphones, Tablets und Ultrabooks. Sie verbringen ihren Tag damit, Fotos zu speichern, Videos zu puffern, Apps zu laden, Spiele zu streamen und KI-Funktionen lokal auszuführen. All das fordert die Speicherchips permanent. Je weniger Energie jede einzelne dieser Operationen braucht, desto länger hält der Akku durch und desto weniger stark erhitzt sich das Gerät. Eine effizientere NAND-Generation könnte es Herstellern ermöglichen, schlankere Geräte mit kleineren Akkus zu bauen oder bei gleicher Baugröße einfach längere Laufzeiten zu erreichen.
Die neue Architektur hat noch einen weiteren Vorteil: Sie adressiert ein Kernproblem der künftigen Skalierung. Mit jeder zusätzlichen Schicht im 3D-NAND steigt die Komplexität der Fertigung, und kleinste Abweichungen in den elektrischen Eigenschaften der Zellen können die Zuverlässigkeit gefährden. Ein Mechanismus, der Leckströme physikalisch begrenzt, nimmt einen Teil dieses Drucks aus dem System und kann die Anforderungen an Kompensation und Korrektur im Design senken. So wird es einfacher, Chips mit sehr hohen Layer-Zahlen zu entwickeln, ohne dass der Energiebedarf aus dem Ruder läuft.
Noch ist die Technologie allerdings ein Forschungsprojekt und kein Produkt im Handel. Die Nature-Publikation nennt keine konkreten Termine für eine Markteinführung, und der Weg von einem vielversprechenden Zellkonzept zu einem massentauglichen Produkt ist lang. Er führt über Anpassungen im Fertigungsprozess, Optimierungen der Controller-Firmware und strenge Zuverlässigkeitstests über viele Schreib- und Lesezyklen hinweg. Samsung verfügt allerdings über jahrelange Erfahrung darin, solche Innovationen aus dem Labor in SSDs für Rechenzentren und in mobilen Speicher zu überführen.
Während die neue NAND-Generation heranreift, wird der Markt zunächst mit klassischeren Upgrades wie LPDDR6 und UFS 5.0 versorgt, die vor allem höhere Bandbreite und mehr Geschwindigkeit bringen. Doch die wirklich spannende Perspektive liegt eine Ebene tiefer: Speicher, der nicht nur schneller und größer ist, sondern von Grund auf energieeffizient konstruiert wurde. Wenn Samsung das Konzept des ferroelektrischen Transistors in die Massenfertigung trägt, könnte das Auswirkungen vom Hosentaschen-Smartphone bis hin zum Hyperscale-Cluster im Rechenzentrum haben und die nächste Ausbaustufe der digitalen Infrastruktur entscheidend prägen.