Samsung bestätigt: Miniaturisierung stößt an Grenzen – die Zukunft liegt im intelligenten Chipdesign

Auf dem achten Workshop für den Austausch zwischen Industrie, Forschung und Universitäten in Seoul sorgte Samsung-Foundry-Vizepräsident Shin Jong-shin für Aufsehen. Seine Worte klangen fast wie ein Wendepunkt in der Chipindustrie: „Die Miniaturisierung allein bringt heute nur noch Verbesserungen von etwa 10 bis 15 %.“ Damit bestätigte er, was viele Experten schon lange vermuteten – die Ära, in der kleinere Nanometer automatisch mehr Leistung und Effizienz bedeuteten, geht zu Ende.

Um weiter voranzukommen, setzt Samsung auf einen neuen Ansatz namens Design-Technology Co-Optimization (DTCO).

Mit dem 2-nm-Prozess auf Basis der Gate-All-Around-Architektur (GAA) will Samsung neue Maßstäbe setzen. Die Technologie verspricht erhebliche Vorteile bei Energieeffizienz und Rechenleistung im Vergleich zu den alten FinFET-Strukturen. Doch laut Shin reicht das bloße Verkleinern der Transistoren nicht mehr aus: „Bei 7 nm stammen rund 10 % der Leistungssteigerung aus DTCO. Bei 3 nm und darunter erwarten wir, dass dieser Anteil auf 50 % steigt.“ Mit anderen Worten: Künftige Fortschritte hängen zunehmend davon ab, wie gut Design und Fertigung ineinandergreifen – nicht mehr nur vom Schrumpfen der Strukturen.

DTCO ist kein Schlagwort, sondern eine neue Ingenieursphilosophie. Hier arbeiten Designer und Prozessentwickler eng zusammen, um technische Grenzen zu überwinden. Wie das Branchenportal The Elec berichtet, kooperiert Samsung sogar mit Kunden wie Tesla, um Layouts anzupassen und Chipfläche zu sparen. Das Ziel: weniger Energieverbrauch, mehr Leistung, höhere Dichte.

Der Wechsel von FinFET zu GAA ist ein Paradebeispiel dafür. Der erste 3-nm-Prozess hatte Probleme mit den Ausbeuten, aber die 2-nm-Variante zeigt bereits deutliche Fortschritte. „Ein Sprung von einem N-Knoten zu einem M-Knoten bringt vielleicht 15 % mehr Leistung“, erklärte Shin. „Doch im Halbleiterbereich können schon 1–2 % den Unterschied machen.“ Diese letzten Prozent holt Samsung zunehmend mit KI-gestützten Tools heraus, die automatisch effizientere Zellstrukturen entwerfen und so Fläche und Strom sparen.

Der Blick geht aber schon weiter: Mit neuen Strategien wie System-Process Co-Optimization (SPCO) und System-Design-Process Co-Optimization (SDTCO) will Samsung das Zusammenspiel von Hardware, Software und Fertigung auf ein neues Level heben. Laut internen Quellen hat das Unternehmen das Basisdesign seiner zweiten Generation des 2-nm-Prozesses abgeschlossen, während die überarbeitete Version SF2P+ in den kommenden zwei Jahren erwartet wird. Statt übereilt auf 1,4 nm zu springen, setzt Samsung offenbar auf Stabilität und Präzision – ein smarter Schritt, um TSMC langfristig die Stirn zu bieten.

Damit verändert sich das Rennen in der Halbleiterwelt grundlegend. Es geht nicht länger darum, wer die kleinsten Strukturen fertigt, sondern wer die intelligentesten Chips baut. IBM warnte schon vor über 15 Jahren vor dem Ende der Transistorskalierung – und genau da stehen wir jetzt. In Zukunft werden künstliche Intelligenz, Quantenrechner und neue Verpackungstechnologien darüber entscheiden, wer die Spitze behält. Samsung setzt dabei auf einen Mix aus Innovation und Realismus – und zeigt, dass Fortschritt mehr Verstand als Nanometer braucht.